|
XILINX FPGA Tasarım Eğitimi |
|
|
EGITEN -
BİLGİSAYAR PROGRAMLAMA VE ALGORİTMA GELİŞTİRME
|
| XILINX FPGA Tasarım Eğitimi
Kurs İçeriği |
| 1. Lojik Devreler | - Sayısal Lojik Tümdevreler
- Uygulamaya Özgü Tümdevreler (ASIC)
- Programlanabilir Lojik Tümdevreler (PLD)
- Programlanabilir Kapı Dizileri (FPGA)
- Xilinx FPGA Aileleri
- Teknolojiler (EPROM, FLASH, Anti-fuse, SRAM)
| | 2. Lojik Devre Tasarımı | - Lojik Devre Elemanları
- Maksimum İşletim Frekansı
- Senkron Sistem Tasarımı
- Flip-Flop çalışması
- Metastability
- Sistem Hataları
- Sayıcı Tipleri (Binary, Gray, Jhonson, One-hot, LFSR..)
- Sayıcı Özellikleri (Load, Up/Down, CE, CEO, TC)
- Kaydedici Özellikleri (SIPO,PISO)
- SRL16 makro kullanımı
- Kenar Yakalama
- Gürültü Süzme
- Periyot Ölçme
- PWM Üretme
- Analog Dalga Üretme
- Rasyonel Sayıya Bölme
- Davranışsal RAM/ROM tasarımı
- FIFO ve LIFO
- Matematiksel işlem devreleri (Toplama, Çıkarma, Çarpma, Bölme)
- Devreler ve Sistemler Arası İşaretleşme
- JTAG Zincirleri
- IP Kullanım
| | 3. Xilinx FPGA Tasarım Programları | - Hardware Tasarım Dillerinin Sentezi
- VHDL Simülasyon
- Yerleştirme ve Yol Oluşturma
- Gerçek Zaman Simülasyonu
- Zaman Analizi
- Tasarım Kısıtlamaları
- Tümdevre Programlama
- Diğer Yardımcı Programlar
| | 4. Hardware Tasarım Dilleri | - VHDL ile Tasarım
- VHDL Tanıtım
- İşaretler ve Veri Tipleri
- Operatörler
- Atamalar
- Ardışıl Devreler
- Sentezleme
- Generic tasarım
- Generate kullanımı
- Dosyadan okuma/yazma
| 1. Introduction to VHDL | - Levels of Abstraction
- Language Concepts
- VHDL Design Flow
- Design Entry
- VHDL Simulation
- VHDL Synthesis
- Compilation
- Design - Consideration
- Surprising Results
| | 2. Modelling with VHDL | - VHDL Design Units
- Packages
- Libraries
- Entity
- Architecture Body
- Configuration
| | 3. Structural and Hardware Modelling | - Component Declaration
- Signal Declaration
- Architecture Structure
- Hierarchy
- Generics
- Generate Statements
- Hardware Modelingv
| | 4. Verification - Methodology | - Introduction to the Testbench
- VHDL / Verilog Simulator ModelSim
- TestBench - Examples
- Timing Simulation
| | 5. Concurrent and Sequential Statements | - Concurrent Statements
- Controlling Sequential Code
- if / else, case
- Selected Signal Assignment
- Loops
- Advanced Coding Style
- Subprograms
- Functions
- Procedures
- Behavioral to RTL Coding
- Process Examples
| | 6. Objects, Data Types and Operators | - Constants
- Variables
- Types and Signals
- Signals
- Type Concept
- Data-Types
- Scalar
- Predefined Types
- Numeric Types
- Enumerated
- Physical
- Std_logic and Std_ulogic
- Composite Data-Types
- Arrays
- Records
- Aggregates
- Delay
- Operators
| | 7. Design Tips and Examples | - Design Management
- Project Management
- Examples
| | | | 5. Projeler | - Periyot ölçme
- Frekans ölçme
- Saat tasarımı
- VGA işaretleriyle monitör sürme
- İsteğe bağlı projeler
|
Kurs Tarihleri yakın zamanda duyurulacaktır.
Kurs kayıtları için Tel: 0216 346 27 84 'den bilgi alınız.
. |
BRD 01 (BREAD BOARD)
